美满推出全球首个2nm 64Gbps双向芯粒互连接口：带宽超 UCIe 三倍
- 科技快讯
- 18小时前
- 7热度
美满这次把“芯片乐高”又往前推了一大步。日前，该公司低调发布全球首颗 2 nm 制程、64 Gbps 双向传输的芯粒互连接口，官方简称 MIPI-X Chiplet Link 1.0。简单说，它让不同工艺的芯片小模块像拼积木一样高速通信，理论带宽比目前主流的 UCIe 标准高三倍，而功耗却降了 25%。
对普通消费者有什么用
手机、电脑可以“按需升级”。
以往 CPU、GPU、NPU 被焊死在一片硅片上，想升级只能整机换。MIPI-X 把功能拆成独立芯粒，未来厂商只需更换“显卡小芯片”就能让老机型再战三年。
以往 CPU、GPU、NPU 被焊死在一片硅片上，想升级只能整机换。MIPI-X 把功能拆成独立芯粒，未来厂商只需更换“显卡小芯片”就能让老机型再战三年。
设备更薄、续航更长。
2 nm 线宽本身省电，再加上接口功耗低，笔记本有望再薄 1 mm，续航多半个小时。
2 nm 线宽本身省电，再加上接口功耗低，笔记本有望再薄 1 mm，续航多半个小时。
AI 任务本地跑更快。
大模型推理需要大量并行计算，芯粒之间带宽越大，延迟越低，手机端 70 亿参数模型也能实时对话。
大模型推理需要大量并行计算，芯粒之间带宽越大，延迟越低，手机端 70 亿参数模型也能实时对话。
技术细节一次看懂
64 Gbps 是单通道双向速率，一条链路 16 通道就能跑到 1 Tbps，相当于 1 秒传完 200 部 4K 电影。
采用 PAM4 调制 + 自适应均衡，信号完整性能做到 25 mm 距离零误码，满足笔记本、服务器主板布线需求。
物理层兼容成熟 CoWoS 与 InFO 封装，芯片厂无需新建产线，可把现有 5 nm 芯粒直接“拼”到 2 nm 接口上，省成本。
协议层支持 CXL 2.0 + UCIe Fallback，向下兼容老设备，降低生态迁移门槛。
落地时间表
美满已向三大晶圆厂送样，预计 2025 Q1 完成可靠性测试，Q3 进入量产。首批客户集中在两大场景。移动 SoC：旗舰手机、轻薄本将在 2026 年首发，首批量预计 5 000 万颗。 AI 加速卡：云厂商 GPU/ASIC 模组，2025 年底小规模部署，目标替代现有 PCIe 5.0 互连。
开发者如何提前上车
工具链：美满提供 RTL 参考设计 + IBIS-AMI 模型，可在现有 FPGA 上先跑链路仿真。
验证板：2024 年 11 月向合作伙伴开放 16-lane Demo 板，支持热插拔、温度循环测试。
生态联盟：已邀请内存、封装、系统厂共建 MIPI-X 联盟，计划 2025 年发布统一认证标准。
总而言之，美满把 2 nm 工艺和 64 Gbps 高速互连打包成“乐高接口”，不仅让芯片升级像换模块一样简单，也让手机、电脑、AI 设备的性能和续航再上一个台阶。